Perangkat Logika yang Dapat Diprogram Kompleks CPLD Chip Sirkuit Terpadu EPM9560ARC208-10

Deskripsi Produk

EPM9560ARC208-10 SMD/SMT CPLD - Perangkat Logika yang Dapat Diprogram Kompleks

FITUR:

Perangkat logika yang dapat diprogram (PLD) berbasis CMOS EEPROM berkinerja tinggi yang dibangun di atas arsitektur Multiple Array MatriX (MAX®) generasi ketiga

5.0-V dalam sistem programmability (ISP) melalui built-in IEEE Std.1149.1 Antarmuka Kelompok Aksi Uji Gabungan (JTAG)

Sirkuit uji batas-scan (BST) JTAG bawaan yang sesuai dengan IEEE Std.1149,1-1990

Rangkaian perangkat logika terprogram (EPLD) berkepadatan tinggi yang dapat dihapus mulai dari 6.000 hingga 12.000 gerbang yang dapat digunakan (lihat Tabel 1)

Penundaan logika pin-ke-pin 10-ns dengan frekuensi penghitung hingga 144 MHz

Sepenuhnya sesuai dengan Spesifikasi Bus Lokal PCI Interkoneksi komponen periferal Special Interest Group (PCI SIG), Revisi 2.2

Makrosel keluaran ganda untuk penggunaan independen logika kombinatorial dan terdaftar

FastTrack® Interconnect untuk penundaan interkoneksi yang cepat dan dapat diprediksi

Register input/output dengan clear dan clock aktif pada semua pin I/O

Kontrol laju perubahan tegangan keluaran yang dapat diprogram untuk mengurangi kebisingan switching

Operasi antarmuka I/O MultiVolt™, memungkinkan perangkat untuk berinteraksi dengan perangkat 3.3-V dan 5.0-V

Distribusi istilah produk expander yang dapat dikonfigurasi memungkinkan hingga 32 istilah produk per sel makro

Mode hemat daya yang dapat diprogram untuk pengurangan daya lebih dari 50% di setiap sel makro