A3P250-PQG208I IC Logika yang Dapat Diprogram FPGA Field Programmable Gate Array Lead Free

Deskripsi Produk

A3P250-PQG208I IC Logika yang Dapat Diprogram FPGA Field Programmable Gate Array A3P250-PQG208I LEAD FREE

fitur dan keuntungan

Kapasitas tinggi

• Gerbang Sistem 15 K hingga 1 M

• Hingga 144 Kbits True Dual-Port SRAM

• Hingga 300 Pengguna I/Os Teknologi Flash yang Dapat Diprogram

• 130-nm, 7-Lapisan Logam (6 Tembaga), Proses CMOS Berbasis Flash

• Dukungan Instan Pada Level 0

• Solusi Chip Tunggal

• Mempertahankan Desain Terprogram saat Dimatikan Performa Tinggi

• Kinerja Sistem 350 MHz

• 3.3 V, 66 MHz 64-Bit PCI† Pemrograman Dalam Sistem (ISP) dan Keamanan

• ISP Menggunakan Dekripsi On-Chip 128-Bit Advanced Encryption Standard (AES) (kecuali perangkat ProASIC®3 yang mendukung ARM®) melalui JTAG (sesuai dengan IEEE 1532)† • FlashLock® untuk Mengamankan Konten FPGA Daya Rendah

• Tegangan Inti untuk Daya Rendah

• Dukungan untuk Sistem Hanya 1,5 V

• Sakelar Flash Impedansi Rendah Hierarki Perutean Kinerja Tinggi

• Perutean Hierarki dan Struktur Jam Tersegmentasi

I/O Lanjutan

• 700 Mbps DDR, I/Os Berkemampuan LVDS (A3P250 ke atas)

• Pengoperasian Tegangan Campuran 1,5 V, 1,8 V, 2,5 V, dan 3,3 V

• Dukungan Tegangan Catu Daya Jangkauan Luas per JESD8-B, Memungkinkan I/O Beroperasi dari 2,7 V hingga 3,6 V

• Tegangan I/O yang Dapat Dipilih Bank—hingga 4 Bank per Chip

• Standar I/O Ujung Tunggal: LVTTL, LVCMOS 3.3 V / 2.5 V / 1.8 V / 1.5 V, 3.3 V PCI / 3.3 V PCI-X† dan LVCMOS 2.5 V / 5.0 V Input

• Standar I/O Diferensial: LVPECL, LVDS, B-LVDS, dan M-LVDS (A3P250 ke atas) • Register I/O pada Jalur Input, Output, dan Aktifkan • I/Os Hot-Swappable dan Cold Sparing‡

• Laju Slew Output yang Dapat Diprogram† dan Kekuatan Drive

• Pull-Up/-Down yang Lemah

• Tes Pemindaian Batas IEEE 1149.1 (JTAG)

• Paket yang Kompatibel dengan Pin di seluruh Rangkaian Pengkondisi Jam Keluarga (CCC) ProASIC3 dan PLL†

• Enam Blok CCC, Satu dengan PLL Terintegrasi

• Pergeseran Fase yang Dapat Dikonfigurasi, Perkalian/Pembagian, Kemampuan Tunda, dan Umpan Balik Eksternal

• Rentang Frekuensi Input Lebar (1,5 MHz hingga 350 MHz) Memori Tertanam†

• 1 Kbit Memori Nonvolatile Pengguna FlashROM

• SRAM dan FIFO dengan Variable-Aspect-Ratio 4.608-Bit RAM Blocks (organisasi ×1, ×2, ×4, ×9, dan ×18)†

• Dukungan Prosesor ARM Dual-Port Sejati (kecuali ×18) di FPGA ProASIC3

• Perangkat M1 ProASIC3—Prosesor Lunak ARM®Cortex®-M1 Tersedia dengan atau tanpa Debug